Рабочая программа дисциплины электронные цифровые элементы и устройства для специальности 220201 "Управление и информатика в технических системах"
| скачать ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ ВОРОНЕЖСКАЯ ГОСУДАРСТВЕННАЯ ТЕХНОЛОГИЧЕСКАЯ АКАДЕМИЯ УТВЕРЖДАЮ Декан факультета АТП ____________________________ "____"_________________ 200_г. РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ Электронные цифровые элементы и устройства для специальности 220201 "Управление и информатика в технических системах" направление 651900 “Автоматизация и управление”, для специальности 220301 "Автоматизация технологических процессов и производств" направление 657900 “Автоматизированные технологии и производства” Программа рассмотрена на заседании кафедры , протокол N от “_____” __________________________200_года Заведующий кафедрой _________________________________________________Битюков В.К. на заседании методической комиссии по образованию в области управления и информатизации протокол N от “_____” _____________________________________________200_года Председатель методической комиссии ____________________________________ Воронеж 200_ г. 1. Цели и задачи дисциплины. Цели преподавания дисциплины – обучение студентов принципам построения и функционирования электронных элементов и устройств цифровых вычислительных и управляющих систем. Задачи – привитие навыков синтеза автоматов, выбора логических элементов, узлов, памяти и преобразователей информации как для автоматов, так и для устройств цифровой вычислительной техники в системах управления и автоматики. 2. Требования к уровню освоения содержания дисциплины Студент должен знать:
Уметь:
Иметь навыки: - построения схем цифровых электронных устройств с заданными свойствами на выбранных элементах и узлах. 3. Объём дисциплины и виды учебной работы.
4. Содержание дисциплины. 4.1. Разделы дисциплины и виды занятий.
4.2. Содержание разделов дисциплины. Семестр 5. Лекционные занятия. 1. Дискретные вычислительные и управляющие системы. Информация и сообщения: непрерывные и дискретные. Квантование. Теорема Шеннона-Котельникова. Назначение вычислительных машин Электрическое моделирование и его реализация в аналоговых вычислительных машинах. Цифровые вычислительные машины. Структура ЭВМ и ее блоки. Объемы памяти. Биты, байты. Процессор. Периферийные устройства. Вычислительные системы, их структура. Ядро, периферийные процессоры(каналы), периферийные устройства.. ЭВМ в контуре управления технологическим процессом. Датчики, исполнительные устройства, преобразователи информации. Таймер и датчик прерываний. Управляющая вычислительная машина 4ч. 3.Логические основы ЭВМ. Основные понятия алгебры логики. Высказывание. Логические переменные, константы, функции. Булевские функции одной и двух переменных. Инверсия, конъюнкция, дизъюнкция, операции Пирса, Шефера, неравнозначности. Функционально-полная система элементов. Аппаратное решение логических уравнений. Условное изображение логических элементов. Понятие о цифровых автоматах (примитивных и с памятью). 4. Дискретные математические модели примитивных автоматов. Структурная технологическая схема процесса приёмки молока и описание её элементов. Формализация сигналов управления. Составление моделей трёх фаз приёмки молока и общей математической модели. Реализация математической модели на электромеханических реле. Понятие о нормализаторах и коммутаторах. Реализация математической модели на электронных логических элементах. Таблицы истинности. 5ч 5. Законы алгебры логики и минимизация уравнений Основные законы алгебры логики: переместительный, сочетательный, распределительный, отрицания дизъюнкции и конъюнкции. Формы логических функций. Элементарные конъюнкции и дизъюнкции. Тёрмы. Дизъюнктивная и конъюнктивная нормальные формы. Преобразование уравнений с использованием законов алгебры логики. Минимизация логических уравнений. 3ч 6. Полупроводниковые логические элементы. Физические процессы, технологические структуры, вольт-амперные характеристики, схемы биполярных и полевых транзисторов. Потенциальные и импульсные элементы. Транзисторно-транзисторная логика. Устройство, схема и работа базового элемента на многоэмиттерном транзисторе в интегральном исполнении. Эмиттерно-связанная логика. Схема базового элемента, описание его работы. Сравнение элементов ТТЛ, ЭСЛ и области их использования. Комплементарная логика. Описание схемы и ее работы на полевых транзисторах. Положительная и отрицательная логика. 4ч. 7.Цифровые автоматы с памятью. Классификация автоматов с памятью и их уравнения. Способы задания автоматов: табличный и графами. Совмещенная таблица переходов. 2ч 8. Триггерный эффект в электронных схемах Принцип работы и назначение элементарного электронного триггера. RS-триггер как элемент памяти автомата. Структурная схема, назначение сигналов, описание работы. Таблица переходов. Уравнение переходов триггера как цифрового автомата. Минимизация уравнения. Получение схемы на логических элементах 2 ИЛИ-НЕ. Схема триггера на элементах 2 И-НЕ. Тактируемый RS – триггер. 3ч 9. Эффект гонок в цифровых схемах Время распространения сигнала в элементах и его влияние на результат решения логических уравнений. Эффект гонок. Методы анализа логических схем с учётом эффекта гонок. Событийное моделирование и его этапы. Событийный анализ процессов в RS – триггере: составление исходных уравнений, транспонированной матрицы переходов, нахождение устойчивых состояний. Получение графов переходов состояний в RS – триггере и выяснение его устойчивости. 2ч 10. Канонический метод структурного синтеза автоматов. Каноническая структурная схема автоматов Мура и Мили. Назначение блоков и сигналов. Общий алгоритм синтеза автоматов по заданным таблицам. Пример синтеза автомата Мили. Главный недостаток метода. 3ч 11. Цифровые триггеры D-триггер. Назначение, функциональное уравнение, таблица переходов. Синтез как автомата Мура. Временные диаграммы. T-триггер. Назначение, функциональное уравнение . Диаграмма работы. Таблица переходов. Синтез как автомата Мура. Событийный анализ. Непригодность к работе. Пример серийного триггера на интегральной схеме. JK-триггер. Назначение, таблица переходов. Функциональное уравнение и его минимизация. Работа в режиме D и T –триггеров. Двухступенчатые триггеры. Назначение. Схема и работа триггера. Классификация триггеров по логике работы и способу приёма информации. Классификация синхронных триггеров. Международная система обозначения триггеров. Список портов. Таблица режимов JKFF триггеров. 4ч 5. Лабораторный практикум. Семестр 5.
4.2. Содержание разделов дисциплины. Семестр 6 Лекционные занятия. 12. Электронные узлы ЭВМ. Счетчики. Построение двоичных счетчиков на T - триггерах. Кодирование результата счёта. Счётчик прямого счёта на ИМС: реализация различных систем счисления, временные диаграммы. Универсальный счётчик на ИМС: условное изображение, режимы, работа. Код Грея. Регистры параллельные и последовательные. Принцип построения регистров DSR, DSL. Универсальный регистр: условное изображение, таблица режимов. Дешифраторы. Принцип работы, таблица истинности. Дешифратор как генератор функций. Приоритетные шифраторы. Назначение, структура схемы выбора объектов по приоритету. Мультиплексоры и демультиплексоры. Модель передачи информации с уплотнением во времени, её работа и реализация на ИМС. Простой логический модуль на мультиплексоре. Логический модуль с повышенным рангом конъюнкций. Компараторы. Назначение и возможности компараторов. Реализация функции равенства. Условное представление на СИС. Сумматоры комбинационные и накапливающие. Полусумматры. Синтез одноразрядного сумматора. Интегральная схема. Внутренняя структура. 8ч 13. Запоминающие устройства Цифровые и аналоговые, внутренние и внешние ЗУ. Общая структура памяти. Параметры. Процедуры чтения, записи, хранения информации. Условное представление памяти на интегральных схемах. Классификация памяти по объёму информации и быстродействию, способу доступа к информации (RAM, ROM). Дисциплины FIFO, LIFO. Ассоциативная память. 2ч 14. Элементы памяти Триггерный элемент памяти (схема, описание работы, условное изображение). Элемент динамической памяти (схема, описание работы, достоинства, недостатки). Элементы памяти ПЗУ с электрическим и ультрафиолетовым стиранием информации. Структура, физические процессы. 4ч. 15. Однократно программируемые и репрограммируемые ПЗУ Масочные ПЗУ на биполярных и полевых транзисторах: изготовление в производственных условиях, чтение информации, открытый коллектор. Однократно программируемые ПЗУ: схема элемента, программирование, достоинства и недостатки. Репрограммируемые ПЗУ. Интегральная схема, параметры, диаграммы записи и чтения информации. Схемы с электрическим и ультрафиолетовым стиранием информации. Достоинства и недостатки. Флэш – память. 2ч 16. ПЛМ и ПМЛ. Назначение и структура программируемой логической матрицы. Параметры. Принципы программирования матриц И и ИЛИ. Пример реализации системы уравнений. Условное изображение ПЛМ. Особенности и структура ПМЛ. PLA, PAL, PLD. Расширение возможностей PLD за счёт инверсии выходных сигналов. 2ч 17. Классификация ПЛИС Классификация программируемых логических интегральных схем по архитектурным признакам (SPLD, PLA, PAL, CPLD, FPGA, FLEX, SOPC). Классификация ПЛИС по кратности программирования (однократно программируемые, репрограммируемые в специальных режимах, оперативно репрограммируемых). Реализация перемычек antifuse в FPGA. Достоинства ПЛИС EEPROM, в частности для Flash. 2ч 18. DRAM в основной памяти Достоинства и недостатки динамической памяти. Необходимость периодической регенерации и способы её реализации. Схема столбца матрицы памяти. Назначение элементов схемы: транзисторов коммутации элементов памяти, разрядных шин, транзисторов регенерации, регенеративного усилителя. Описание режимов хранения, записи и чтения информации. Выбор напряжения на разрядных шинах при хранении информации. Условное изображение БИС, назначение выводов. 2ч 19. Цифроаналоговые преобразователи. Назначение ЦАП. Общая структура. Особенности использования операционных усилителей в ЦАП. ЦАП на полевых транзисторах. Схема многоразрядного ЦАП. Назначение и особенности резисторной матрицы. Построение и работа цифрового коммутатора. Уравнение для выходного тока. Обоснование выбора расчётной схемы для выходного тока. Получение уравнения для выходного напряжения умножающего ЦАП. Дискретность выходного сигнала. Быстродействующие ЦАП. Эмиттерный повторитель в качестве одного разряда ЦАП. Схема ЦАП, работа, точность, быстродействие. 4ч 20. Аналогоцифровые преобразователи. Классификация. АЦП следящего типа и последовательного счета. Структура, принцип работы, характеристики, возможности, параметры. АЦП последовательного приближения. Структурная схема, назначение блоков. Описание работы. Характеристики, параметры, области применения. АЦП с двойным интегрированием. Структура, назначение блоков. Анализ работы при первом и втором интегрировании. Точное и приближённое уравнения преобразователя. Источники погрешностей, параметры, области использования. АЦП параллельного преобразования. Структурная схема, описание работы. Параметры, области применения. 8ч 5. Лабораторный практикум. Семестр 6
6. Формы и содержание текущего, промежуточного и итогового контроля. 6. 1. Текущий контроль – при выполнении лабораторных работ, рейтинг. 6. 2. Промежуточный контроль – аудиторные контрольные работы, РГР. 6. 3. Итоговый контроль – зачёт, экзамен. Вопросы к зачёту (семестр 5) 1. Структура ЭВМ и ее блоки. 2. Вычислительные системы, их структура. 3. ЭВМ в контуре управления технологическим процессом. 5. Основные понятия алгебры логики. 6. Дискретные математические модели примитивных автоматов. 7. Основные законы алгебры логики 8. Минимизация логических уравнений. 9. Транзисторно-транзисторная логика. 10.Эмиттерно-связанная логика. 11. Комплементарная логика. 12.Цифровые автоматы с памятью. 13. RS-триггер как элемент памяти автомата 14. Эффект гонок в цифровых схемах 15. Методы анализа логических схем с учётом эффекта гонок. 16. Событийное моделирование и его этапы. 17. Канонический метод структурного синтеза автоматов. 18. D-триггер. 19. T-триггер. 20. JK-триггер. 21. Классификация триггеров. Вопросы к экзамену (семестр 6)
4. Мультиплексоры и демультиплексоры. 5. Компараторы 6. Сумматоры. 7. Классификация памяти 8. Триггерный элемент памяти . 9. Элемент динамической памяти. 10. Элементы памяти ПЗУ . 11. Однократно программируемые и репрограммируемые ПЗУ 12. Масочные ПЗУ. 13. Флэш – память. 14. Назначение и структура ПЛМ, ПМЛ. PLA, PAL, PLD. 15. Классификация ПЛИС по архитектурным признакам. 16. Классификация ПЛИС по кратности 17. DRAM в основной памяти. 18. Описание режимов хранения, записи и чтения информации в DRAM. 19. Цифроаналоговые преобразователи. 20. Аналогоцифровые преобразователи. 7. Учебно-методическое обеспечение дисциплины. 7.1. Основная литература. 7. 1. 1. Угрюмов Е.П.. Цифровая схемотехника: Учебное пособие для вузов.-СПб.: БХВ-Петербург,2001.-528с. 7. 2. Дополнительная литература. 7. 2. 1. К. Фрике. Вводный курс цифровой электроники. – М.: Техносфера, 2003. 7.2.2. Пухальский Г.И, Новосельцева Т.Я. Цифровые устройства: Учебное пособие для втузов.-СПб.: Политехника,1996.-885с. 8. Расчёт времени на СРС
Программу составил профессор__________________________________Скугарев В.В
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Ваша оценка этого документа будет первой.
Ваша оценка: 