Программа по кафедре Вычислительной техники основы icon

Программа по кафедре Вычислительной техники основы


Смотрите также:
Программа дисциплины по кафедре Вычислительной техники C...
Программа дисциплины по кафедре Вычислительной техники микропроцессорные системы...
Программа дисциплины по кафедре Вычислительной техники Технологии программирования...
Программа дисциплины по кафедре Вычислительной техники Теория автоматов...
Программа дисциплины по кафедре Вычислительной техники операционные системы...
Программа дисциплины по кафедре Вычислительной техники мультимедийные системы...
Программа дисциплины по кафедре Вычислительной техники системы передачи данных...
Программа дисциплины по кафедре Вычислительной техники периферийные устройства ЭВМ...
Программа дисциплины по кафедре Вычислительной техники организация ЭВМ и систем...
Рабочая программа рассмотрена и одобрена на заседании кафедры вычислительной техники (протокол №...
Программа по дисциплине «Основы теории управления» для специальности 230105 «Программное...
Программа дисциплины по кафедре “Вычислительной техники” линейно-импульсные электронные...



Загрузка...
скачать
министерство ОБРАЗОВАНИя и науки российской федерации

Государственное образовательное учреждение высшего профессионального образования

Тихоокеанский государственный университет



Утверждаю

Проректор по учебной работе

______________ С.В. Шалобанов

“_____” ________________2011 г.



Программа

по кафедре Вычислительной техники


основы Cхемотехники эвм


Утверждена научно-методическим советом университета

для направлений подготовки (специальностей) в области

«Телекоммуникаций»


Специальность 210404

«Многоканальные телекоммуникационные системы »


Хабаровск 2011 г.


Программа разработана в соответствии с требованиями государственного образовательного стандарта, предъявляемыми к минимуму содержания дисциплины и в соответствии с примерной программой дисциплины, утвержденной департаментом образовательных программ и стандартов профессионального образования с учетом особенностей региона и условий организации учебного процесса Тихоокеанского государственного технического университета.


Программу составил

Старший преподаватель кафедры ВТ Агеев В.В.



















Программа рассмотрена и утверждена на заседании кафедры

Протокол № № от « » 2011г.



Заведующий

Кафедрой__________«__»______ 2011 г.

________________

Подпись дата

Ф.И.О.







Программа рассмотрена и утверждена на заседании УМК и рекомендована к изданию

Протокол № ______ от «____»_____________ 2011г

Председатель  УМК  _______«__»_______ 2011 г.

_________________

Подпись дата

Ф.И.О.




Директор  института  _______«__»_______ 2011 г

__________________

(декан факультета) Подпись дата

Ф.И.О.
^




1. Цели и задачи дисциплины


Основной целью и задачей «Введение в схемотехнику ЭВМ» является получение студентами систематизированных сведений о совместной работе цифровых элементов в составе узлов и устройств ЭВМ.

Изучение дисциплины базируется на знаниях, полученных при изучении дисциплин «Вычислительная математика , «Информатика», «Электротехника и электроника»,


^ 2. требования к уровню освоения содержания дисциплины

В результате изучения дисциплины студент должен:

- знать

структуры основных базовых элементов интегральной схемотехники;

системы логических элементов ИС ТТЛ, ИС КМОП;

триггерные устройства RS, D,T, JK типа;

синхронизация в цифровых устройствах;

риски сбоя в комбинационных и последовательных схемах;

элементы задержки, формирователи импульсов, элементы индикации, оптоэлектронные развязки и др.;

функциональные узлы комбинационного типа: DC, CD, MUX, DMX, CMP, SM, ALU;

функциональные узлы последовательного типа: RG, CT, распределители;

схемотехника запоминающих устройств: статические, динамические, масочные, прожигаемые и другие типы запоминающих ячеек;


-уметь

сформировать структуру вычислительной телекоммуникационной системы;

проектировать и синтезировать функциональные и принципиальные схемы узлов и блоков системы ;

оценивать основные характеристики узлов и блоков ЭВМ.


-иметь представление

о перспективах развития схемотехники телекоммуникационных систем и

цифровых устройств , обеспечивающих передачу и обмен цифровой

информации

^ 3. Объём дисциплины и виды учебной работы


Наименование

По учебным планам (УП)

с максимальной трудоёмкостью

с минимальной трудоёмкостью

^ Общая трудоёмкость дисциплины







по ГОС

200

200

по УП

204

204
Изучается в семестрах

7

7

^ Вид итогового контроля по семестрам
















экзамен

7

7

Курсовая работа (КР)

7

7





































^ Аудиторные занятия:







Всего

68

68

В том числе: лекции (Л)

34

34

Лабораторные работы (ЛР)

34

34










^ Самостоятельная работа







общий объем часов (С2)

68

68

В том числе на подготовку к лекциям







на подготовку к лабораторным работам

34

34









На выполнение КР

34

34




























^ 4. Содержание дисциплины


Тема

Наименование тем лекционного курса

1. Введение

Схемотехника ЭВМ: основные определения, цели и задачи курса. Современное состояние элементной базы.


2. Классификация ИМС и основные параметры

Классификационные разновидности ИМС. Электрические характеристики элементов: передаточная, входная, выходные..

3. Схемотехника логических элементов.

Схемотехника, характеристики и параметры современных интегральных систем элементов: ТТЛ, ТТЛШ, КМОП.

Базовые элементы ИС. Типы выходных каскадов.

4. Совместная работа цифровых элементов в составе узлов и устройств.

Согласование связей по электрическим и временным параметрам. Организация цепей питания цифровых устройств.

5. Триггерные устройства

Классификация триггерных устройств. Триггеры RS, D, T и J K типов и их разновидности. Логика функционирования, структуры триггеров, временные диаграммы работы.

6.Минимизация и синтез комбинационных схем в различных логических и интегральных базисах .

Комбинационная схема (КС), оценка сложности, минимизация с помощью карт Карно. Синтез КС в логическом и интегральном базисе, на мультиплексорах , на дешифраторах , на ПЛМ и ПЗУ.

7. Функциональные узлы последовательстного типа - регистры

Классификация регистров. Параллельные, последовательные, параллельно-последовательные, универсальные регистры. в. Применение регистров в качестве приемопередатчиков

8. Функциональные узлы последовательстного типа – счетчики

Классификация счетчиков. Инкрементирующие и декрементирующие счетчики, предварительная установка счетчиков. Синтез счетчиков с различными модулями счета. Схемотехника и применение ИМС счетчиков. Распределители импульсов. Счетчики Джонсона . Числовые генераторы .

9. Функциональные узлы комбинационного типа – дешифраторы, мультиплексоры и т.д.

Классификация комбинационных схем. Дешифраторы: функциональная схема линейного, прямоугольного и пирамидального дешифратора . Шифраторы: функция, схемы включения. Мультиплексоры: схемы включения для реализации КС . Цифровые компараторы: логическая функция .

10. Функциональные узлы комбинационного типа – сумматоры

Сумматоры: логическая функция, схемотехника. Многорязрядные сумматоры: последовательный, параллельно-последовательный, параллельный..

11. Схемотехника запоминающих устройств.

Классификация запоминающих устройств.

Оперативные запоминающие устройства статистического

типа ( SRAM ) на базе ТТЛШ, ОЗУ динамического типа (DRAM). Структуры, схемотехника, параметры.

Программируемые постоянные запоминающие устройства (PROM) .F

FLASH: структуры, элементы схемотехники, параметры. .

КЭШ-память: , структуры и особенности применения.

12.Автоматизация логического проектирования цифровых узлов и устройств.

Методика логического проектирования цифровых устройств с применением средств автоматизации. Сопоставление возможностей различных САПР.


^ Разделы дисциплины и виды занятий и работ



Раздел дисциплины
Л

ЛР

ПЗ

КР
РГР

ДЗ

РФ

С2

1

2

3

4

5

6

7

8

9

10



Введение

*







*















Классификация ИМС и основные параметры

*







*















Микросхемотехника логических элементов

*

*




*















Совместная работа цифровых элементов в составе узлов и устройств

*







*















Триггерные устройства

*

*




*















Комбинационные схемы : формы представления , минимизация и синтезсхемах

*

*




*















Функциональные узлы последовательстного типа – регистры

*

*




*















Функциональные узлы последовательстного типа – счетчики

*

*




*















Функциональные узлы комбинационного типа – дешифраторы, мультиплексоры и т.д.

*

*




*















Функциональные узлы комбинационного типа – сумматоры и т.д.

*

*




*















Матричные умножители.










*















БИС и СБИС с программируемой структурой.

*







*















Схемотехника запоминающих устройств.

*







*















Автоматизация функционально-логического проектирования цифровых узлов и устройств.

*

*




*













^ 5. Лабораторный практикум


  1. Элемент Шеффера с простым инвертором

Задание: ознакомиться с логикой работы, изучить принцип действия схемы, освоить методику определения основных характеристик, статических параметров элемента.

Исполнение: собрать ТТЛ элемент в Electronic Workbench, согласно заданным параметрам резисторов и типам транзисторов и диодов , используемых в схеме. Собрать схему испытаний в Electronic Workbench . Снять входные и выходные статические и динамические экспериментальные характеристики.

Оснастка: компьютер и ПО Electronic Workbench

Оценка: Отчет должен содержать : принципиальную электрическую схему

ЛЭ и схему ее испытания , синтезируемую с помощью Electronic Workbench, заданные параметры , теоретические расчетные характеристики, а также входные и выходные характеристики , полученные с помощью Electronic Workbench и временные диаграммы и характеристики .

отображающие работу схемы в статическом и динамическом режимах.

^ Время выполнения работы: 6 часов.


  1. Элемент Шеффера со сложным инвертором.

Задание: ознакомиться с логикой работы, изучить принцип действия схемы, освоить методику определения основных характеристик статических и динамических параметров и элемента Шеффера

Исполнение: собрать ТТЛ элемент в Electronic Workbench, согласно заданным параметрам резисторов и типам транзисторов и диодов , используемых в базовом элементе , собрать схему испытаний ТТЛ-элемента в Electronic Workbench, снять входные и выходные статические и динамические экспериментальные характеристики.

Оснастка: компьютер и ПО Electronic Workbench

Исполнение: расчет сопротивлений резисторов, представитьТТЛ элемент с расчетными значениями резисторов и типов диодов и тразисторов и теоретические характеристики работы , исследуемого элемента . С помощью Electronic Workbench, снять статические и динамические характеристики работы ЛЭ.

Оценка: Отчет должен содержать: заданные параметры, расчет сопротивлений, характеристики работы схемы в статическом и динамическом режимах : краткий анализ результатов , выполненной работы , а также достоинство и недостатки схемы.

^ Время выполнения работы: 2 часа.


  1. Синхронные двухступенчатые триггеры



Время выполнения работы: 4 часа.


  1. Синтез статико-динамических триггеров

Задание: изучение структуры, особенностей и способов синтеза статико-динамических триггеров.

Исполнение: согласно варианту, синтезировать статико-динамический триггер, произвести анализ его работы .

Оценка: Отчет должен содержать: исходные данные - таблицу переходов синтезируемого триггера, таблицу состояний триггера - таблицу функций возбуждения синтезируемого триггера, карты Карно для функций φ1, φ2; схему статико-динамического триггера, временную диаграмму работы статико-динамического триггера.

^ Время выполнения работы: 2 часа.


  1. Формирователь последовательности импульсов на основе мультиплексора

Задание: изучение принципа работы мультиплексора, приобретение практических навыков по синтезу комбинационных схем на основе мультиплексора.

Исполнение: согласно варианту, спроектировать схему, формирующую заданную последовательность импульсов на основе мультиплексора и схемы с параллельным переносом, произвести анализ ее работы в программных продуктах Xilinx ISE и ModelSim.

Оснастка: программный комплекс Xilinx ISE, симулятор ModelSim, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: таблицу истинности синтезируемой функции, схему формирователя последовательности импульсов, временную диаграмму работы формирователя импульсов.

^ Время выполнения работы: 3 часа.


  1. Синтез счетчика с параллельным переносом

Задание: изучение структуры, освоение методов синтеза и приобретение навыков проектирования, сборки, отладки и исследования счетчиков.

Исполнение: синтезировать схему синхронного счетчика с параллельным переносом, исходя из следующих условий:

  1. Модуль счета – 12

  2. Исключенные состояния - 4, 5, 6, 7.

Произвести анализ ее работы в программных продуктах Xilinx ISE и ModelSim Оснастка: программный комплекс Xilinx ISE, симулятор ModelSim, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: таблицу переходов счетчика с параллельным переносом на JK-триггерах, схему параллельного счетчика, временную диаграмму работы параллельного счетчика.

^ Время выполнения работы: 8 часа.


  1. Шифратор. Дешифратор

Задание: Изучение принципа работы шифраторов и дешифраторов, их структуры, приобретение практических навыков по синтезу шифраторов и дешифраторов.

Исполнение: спроектировать схемы четырехвходового дешифратора и восьмивходового приоритетного шифратора, произвести анализ их работы в программном продукте Xilinx ISE.

Оснастка: программный комплекс Xilinx ISE, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: таблицу переходов дешифратора 4→16, функции дешифратора, схему дешифратора 4→16, временную диаграмму работы дешифратора 4→16, таблица переходов шифратора 8→3, функции шифратора, схему приоритетного шифратора, временную диаграмму приоритетного шифратора.

^ Время выполнения работы: 8 часа.


  1. Сумматор

Задание: изучение принципа работы сумматоров, их структуры, приобретение практических навыков по синтезу сумматоров.

Исполнение: спроектировать схему параллельного сумматора с параллельным переносом, произвести анализ ее работы в программном продукте Xilinx ISE.

Оснастка: программный комплекс Xilinx ISE, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: таблицу переходов одноразрядного сумматора, Функции сумматора, схема одноразрядного сумматора, схему параллельного сумматора с параллельным переносом, временную диаграмму работы сумматора.

^ Время выполнения работы: 8 часа.


  1. Фазочастотный демодулятор

Задание: Изучение принципа работы фазочастотного демодулятора, его структуры, приобретение практических навыков по синтезу модуляторов.

Исполнение: Составить алгоритм для определения четверти входного сигнала и соответственно символ, кодируемый данным сигналом.

Оснастка: программный комплекс Xilinx ISE, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: алгоритм вычисления четверти, алгоритм работы устройства, блок-схему алгоритма, программу работы устройства на языке VHDL.

^ Время выполнения работы: 10 часа.


Лабораторные занятия и их взаимосвязь с содержанием лекционного курса




п/п

раздела

Наименование лабораторной работы



2,3,4

Элемент Шеффера с простым инвертором



2,3,4

Элемент Шеффера со сложным инвертором



2,3,4,5,6

Синхронные двухступенчатые триггеры



2,3,4,5,6

Синтез статико-динамических триггеров



2,3,4,5,6,7,9

Формирователь последовательности импульсов на основе мультиплексора



2,3,4,5,6,7,8,9

Синтез счетчика с параллельным переносом



2,3,4,5,6,7,8,9

Шифратор. Дешифратор



2,3,4,5,6,7,8,9,10,11

Сумматор











практические занятия


  1. Синтез и моделирование электронных цифровых схем

^ Цель работы: изучение интерфейса программы Xilinx ISE и принципов синтеза и моделирования электронных цифровых схем на логических и триггерных элементах. Получение навыков отладки и анализа цифровых схем.

Исполнение: собрать схемы в Xilinx ISE асинхронного (последовательного) и синхронного (параллельного) счетчиков на D-триггерах, смоделировать их работу, построить временные диаграммы и определить все граничные параметры (максимальная тактовая частота).

Оснастка: программный комплекс Xilinx ISE.

Время выполнения работы: 4 часа.


^ 7. Курсовая работа


Курсовая работа по дисциплине « Введение в схемотехнику ЭВМ» является завершающим этапом обучения , которое должно способствовать закреплению, и обобщению полученных знаний, а также системному решению конкретной инженерной задачи функционального и логического проектирования цифровых устройств.

Выполнение курсовоой работы способствовать получению навыков в практическом применений основных положений Единой системы конструкторской документации (ЕСКД), более глубокому пониманию основных терминов и понятий, используемых при проектировании и эксплуатации средств вычислительной тежники в автоматизированных системах передачи и обработки информации в многоканальных телекоммуникационных системах.


^ Примерные варианты курсовых проектов.


  1. Разработать 12-ти разрядный регистр сдвига вправо на один разряд с дешифратором на выходе. Ввод информации в последовательном и в параллельном кодах через 4-х контактный разъем.

  2. Разработать реверсивный регистр сдвига с установкой в ноль. Ввод информации в параллельном и последовательном кодах. При вводе информации в последовательном коде предусмотреть контроль по модулю 2. Число разрядов – 17, в том числе один контрольный.

  3. Разработать двоичный синхронный счетчик с групповым переносом на 32 разряда. Предусмотреть установку в нуль. Вывод на 8-ми контактный разъем.

  4. Разработать двоично-десятичный счетчик в коде 8-4-2-1. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Размерность 4 декады. Вывод на разъем в десятичном коде, подекадно.

  5. Разработать двоично-десятичный счетчик в коде 5-2-1-1, размерность 4 декады. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Вывод на разъем в десятичном коде, подекадно.

  6. Разработать двоично-десятичный счетчик в коде 4-2-2-1, размерность 4 декады. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Вывод на разъем в десятичном коде, подекадно.

  7. Разработать двоично-десятичный счетчик в коде 3-3-2-1, размерность 5 декад. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Вывод на разъем в десятичном коде, подекадно.

  8. Разработать 16-ти разрядный регистр сдвига вправо на 2 разряда, предусмотреть ввод информации в параллельном коде. Выдача данных через 4-х контактный разъем.

  9. Разработать реверсивный двоичный счетчик (N=31) с параллельной загрузкой информации. Выдача информации через разъем побайтно. 32 разряд – контрольный «по чётности».

  10. Разработать 24-х разрядный регистр сдвига влево на 2 разряда, с параллельным приемом информации. Предусмотреть контроль «по нечётности» при выдаче информации в параллельном коде.

  11. Разработать 16-ти разрядный регистр сдвига вправо на 2 разряда, с вводом информации в параллельном коде через 4-х контактный разъем. На выходе регистра – дешифратор.

  12. Разработать двоичный реверсивный счетчик (N=16), с установкой в нуль, ввод информации в параллельном коде через 4-х контактный разъем. На выходе счетчика – дешифратор.

  13. Разработать двоичный вычитающий счетчик с групповым переносом (N=32). Предусмотреть ввод информации в последовательно-параллельном коде через 8-ми контактный разъем.

  14. Разработать преобразователь параллельного 32-х разрядного двоичного кода в последовательность параллельных байтов для передачи по каналу связи. Каждый байт дополняется контрольным разрядом «по нечетности».

  15. По каналу связи передается 9-ти разрядный параллельный двоичный код, причем 9-й разряд является контрольным «по нечетности». Принять последовательность байтов в 32-х разрядный регистр. Сигнализировать о наличии или отсутствии ошибки.

  16. Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном коде 8-4-2-1. Размер регистра – 5 декад. Вывод через 4-х контактный разъем.

  17. Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном двоично-десятичном коде 5-2-1-1. Размер регистра – 4 декады. Вывод через 8-ми контактный разъем.

  18. Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном двоично-десятичном коде 4-2-2-1. Размер регистра – 5 декад. Вывод через 4-х контактный разъем.

  19. Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном двоично-десятичном коде 3-3-2-1. Размер регистра – 6 декад. Вывод через 8-ми контактный разъем.

  20. Разработать реверсивный 24-х разрядный регистр сдвига. Ввод информации в последовательно-параллельном коде через 4-х контактный разъем. Выдача информации в последовательном «старт-стопном» коде с контролем «по четности».

  21. Разработать двоичный суммирующий счетчик с групповым переносом (N=40). На входе – число-импульсный код. Ввод информации в последовательно-параллельном коде через 8-ми контактный разъем.

  22. Разработать специализированный блок вычисления функции tg(x) в двоично-десятичном коде 8-4-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.


8. Самостоятельная работа
^

Состоит

в подготовке к лекциям (изучения теории) и в изучении вопросов вынесенных, на самостоятельное обучение;

подготовке к лабораторным работам;



^ 9. Контроль знаний студентов


  1. Тематика вопросов входного контроля

Студент должен знать:

- Теоретические основы построения ЭВМ (системы счисления, арифметические и логические операции, представление информации в ЭВМ, кодирование информации);

- Электронику и электротехнику (линейные и нелинейные электрические цепи, цифровая техника);

- Вычислительную математику.


Список вопросов входного контроля:

1. Опишите свойства источника напряжения.

2. Опишите свойства источника тока.

3. Какими параметрами характеризуется переменный ток.

4. Как определить действующее значение переменного тока.

5. Сформулируйте правила Кирхгофа.

6. Начертите схему делителя напряжения и приведите выражение для

U(вых)=F(R1,R2,U(вх)).

7. Определите сопротивление двух резисторов R1 и R2,включенных

последовательно.

9. Определите сопротивление двух резисторов R1 и R2,включенных

параллельно.

10.Определите емкость двух конденсаторов, включенных последовательно.

11.Определите емкость двух конденсаторов, включенных параллельно.

12.Приведите схему, математическое описание и временные диаграммы

работы дифференцирующей RC цепи.

13.Приведите схему, математическое описание и временные диаграммы

работы интегрирующей RC цепи.

14.Приведите ВАХ полупроводникового диода и отметьте на ней характерные участки.

15.Перечислите особенности характеристик диода Шотки.

16.Приведите схему и основные соотношения для усилительного каскада с ОЭ.

17.Приведите схему и основные соотношения для усилительного каскада с ОК.

18.Приведите схему и основные соотношения для усилительного каскада с ОБ.

19.Какими основными параметрами характеризуются свойства транзистора.

20. Приведите схему, расчетные соотношения и временные диаграммы

для автоколебательного мультивибратора.

21. Приведите схему, расчетные соотношения и временные диаграммы

для ждущего мультивибратора.

22. Приведите схему, расчетные соотношения и временные диаграммы

для триггера Шмидта.

23. Опишите аксиомы алгебры логики:

а) коммутативный (переместительный)

б) ассоциативный (сочетательный)

в) дистрибутивный (распределительный)

г) законы отрицания

д) законы двойственности (теоремы Де Моргана)

е) законы двойного отрицания

ж) закон поглощения

з) операция склеивания

и) операция обобщенного склеивания

24. Теорема Шеннона иее применение

25. Приведите таблицу истинности операции:

а) И-НЕ

б) ИЛИ-НЕ

в) сложения по модулю

г) исключительное ИЛИ

д) логическая равнозначность

е) логическая неравнозначность

26. Определите понятия « позиционная система счисления ».

27. Принцип и законы двойственности функций алгебры логики

28. Определите понятие « ТЕРМ ».

29. Определите понятие «СДНФ ».

30. Определите понятие «СКНФ ».

31. Что такое совершенно нормальная форма в базисе И-НЕ

32. Что такое совершенно нормальная форма в базисе ИЛИ-НЕ

33. Что такое конъюнктивный терм

34. Что такое дизъюнктивный терн

35. Определите понятия « минимальная нормальная форма ».

36. Карты Карно. Минимизация функций с помощью карт Карно.

37. Автомат Мили. Определение и структура.

38. Автомат Мура. Определение и структура.

39. Определение понятия « кодирование состояний автомата ».

40. Какие формы представления чисел вы знаете

а) в прямом с фиксированной запятой

б) в дополнительном с фиксированной запятой

в) в прямом с плавающей запятой

г) в дополнительном с фиксированной запятой



  1. ^ Текущий контроль знаний студентов

Текущий контроль осуществляется на лабораторных и практических занятиях путем решения задач, ответов на контрольные вопросы, защите лабораторных работ. Тематика практических и лабораторных работ приведена выше.


Список вопросов текущего контроля:

1. Приведите основные параметры базовых логических элементов

серий К155,К133.

2. Приведите основные параметры базовых логических элементов

серий К176,К164.

3. Приведите основные параметры базовых логических элементов

серий К561,К564.

4. Приведите основные параметры базовых логических элементов

серии К1561 ,

5. Приведите принципиальную схему базового логического элемента

микромощной ТТЛ.

6. Приведите принципиальную схему базового логического элемента

стандартной ТТЛ.

7. Приведите принципиальную схему базового логического элемента

ТТЛ повышенного быстродействия.

8. Приведите принципиальную схему базового логического элемента

микромощной ТТЛШ.

9. Приведите принципиальную схему базового логического элемента

улучшенной микромощной ТТЛШ.

10. Приведите принципиальную схему базового логического элемента КМОП.

11. Дешифраторы. Синтез, схемотехника, схемы включения.

12. Мультиплексоры. Схемотехника, схемы включения.

13. Схемы сравнения кодов и их применение.

14. Преобразователи кодов.

15. Сумматоры. Синтез и схемотехника.

16. Параллельные сумматоры с последовательным переносом.

17. Параллельные сумматоры с параллельным переносом. Синтез цепей ускоренного переноса.

18. Параллельные регистры.

19. Последовательные регистры.

20. Параллельно-последовательные регистры.

21. Универсальные регистры.

22. Счетчики с последовательным переносом.

23. Счетчики с параллельным переносом.

24. Счетчики с предустановкой и параллельным переносом.

25. Реверсивные счетчики.

26. Синтез счетчиков.

27.Схемотехника запоминающих ячеек ОЗУ.

28. Схемотехника запоминающих ячеек ПЗУ и ППЗУ.

29. FLASH – структуры и ПЗУ на их основе.

30. Запоминающие устройства динамического типа.

31. Классификация ИМС с программируемой структурой.

Выходной контроль знаний студентов

Дисциплина завершается защитой курсовой работы и экзаменом. На экзамене проверяется степень усвоения студентами основных понятий дисциплины, их взаимосвязи, знание основ современных технологий проектирования и построения узлов и блоков ЭВМ. Курсовая работа должна показать уровень знаний и способность студента решать самостоятельно схемотехнические задачи проектирования вычислительных и телекоммуникационных устройств.


^ Примерный состав экзаменационных вопросов:

  1. базовый элемент ТТЛ логики. Передаточная, входная и выходная характеристики. 4 схемы включения.

  2. генераторы на основе логических элементов. Схемы, временные диаграммы работы, объяснение принципов работы.

  3. элементы задержки и их применение.

  4. ждущий и перезапускаемый одновибратор на D-триггере. Схемы, временные диаграммы.

  5. сопряжение ТТЛ и КМОП.

  6. передача сигналов, помехи в сигнальных линиях и борьба с ними.

  7. последовательный и параллельный счетчики на JK-триггерах.

  8. последовательный и параллельный счетчики на D-триггерах.

  9. последовательный и параллельный счетчики на T-триггерах.

  10. последовательный и параллельный счетчики на RS-триггерах.

  11. компараторы.

12. двоичные дешифраторы.

13. приоритетные и двоичные шифраторы.

14. мультиплексор и демультиплексор.

15. сумматоры. Параллельный сумматор с параллельным переносом,

сумматоры групповой структуры.

16. последовательные регистры.

17. параллельные регистры.

18. универсальные регистры.

19. основные сведения о счетчиках. Двоичные счетчики.

20. двоично-кодированные счетчики с произвольным модулем счета.

21. счетчики с недвоичным кодированием.

22. основные структуры запоминающих устройств.

23. запоминающие устройства. Классификация и основные параметры.

24. запоминающие устройства типа ROM, PROM.

25. флэш-память.

26. статические запоминающие устройства.

27. динамические запоминающие устройства. Базовая структура,

временные диаграммы.

28. RS-триггер.

29. D-триггер.

30. JK-триггер.

31. T-триггер.

32. преобразователи кодов.

33. реверсивные счетчики.


^ 10. Учебно-методическое обеспечение дисциплины


Основная литература

  1. Угрюмов Е. П. Цифровая схемотехника / Е. П. Угрюмов. – СПб. : БХВ–Петербург, 2001. – 528 с.: ил. (Сх-2)


Дополнительная литература

  1. Шило В. Л. Популярные цифровые микросхемы: справочник / В. Л. Шило. – М. : Радио и связь, 1987. – 352 с. (БФ-17)

  2. Сташин В. В. Проектирование цифровых устройств на однокристальных микроконтроллерах / В. В. Сташин, А. В. Урусов, О. Ф. Мологонцева. – М. : Энергоатомиздат, 1990. – 224 с. (З-73, Пр-10)

  3. Пухальский Г. И. Проектирование дискретных устройств на интегральных микросхемах: Справочник / Г. И. Пухальский, Т. Я. Новосельцева. – М. : Радио и связь, 1990. – 304 с. (З-71, С-50)

  4. Воробьёв Е. П. Интегральные микросхемы производства СССР и их зарубежные аналоги: Справочник / Е. П. Воробьёв, К. В. Сенин. – М. : Радио и связь, 1990. – 352 с. (З-52)

  5. Комолов Д. А. Системы автоматизированного проектирования фирмы Altera MAX+plus II и Quartus II. Краткое описание и самоучитель / Д. А. Комолов, Р. А. Мяльк, А. А. Зобенко, А. С. Филиппов. – М. : РадиоСофт, 2002. – 352 с. (Р-120)

  6. Антонов А. П. Язык описания цифровых устройств AlteraHDL. Практический курс / А. П. Антонов. – М. : РадиоСофт, 2002. – 224 с. (Р-133)

  7. Шевкопляс Б. В. Микропроцессорные структуры. Инженерные решения: Справочник / Б. В. Шевкопляс. – М. : Радио и связь, 1990. – 512 с. (БФ-18)

  8. Преснухин Л. Н. Расчёт элементов цифровых устройств / Л. Н. Преснухин, Н. В. Воробьёв, А. А. Шишкевич и др.; под ред. Л. Н. Преснухина. – М. : Высшая школа, 1991. – 526 с. (БФ-22)

  9. Полупроводниковые БИС запоминающих устройств: Справочник / В. В. Баранов, Н. В .Бекин, А. Ю. Гордонов и др.; под ред. А. Ю. Гордонова и Ю. Н. Дьякова. – М. : Радио и связь, 1987. – 360 с. (С-20)

  10. Нефедов А. В. Зарубежные интегральные микросхемы для промышленной аппаратуры: Справочник / А. В. Нефедов, А. М. Савченко, Ю. Ф. Феокистов; под ред. Ю. Ф. Широкова. – М. : Энергоатомиздат, 1989. – 288 с. (С-39)

  11. Петровский И. И. Логические ИС КР 1533, КР 1554: Справочник: в 2 частях / И. И. Петровский, А. В. Прибыльский. – М. : Бином, 1993. – Ч. 1. – 253 с. (С-70)

  12. Петровский И. И. Логические ИС КР 1533, КР 1554: Справочник: в 2 частях / И. И. Петровский, А. В. Прибыльский. – М. : Бином, 1993. – Ч. 2. – 496 с. (С-70)

  13. Большие интегральные схемы запоминающих устройств: Справочник / А. Ю. Городонов, В. В. Бекин, В. В. Циркин и др.; под ред. А. Ю. Гордонова и Ю. Н. Дьякова. – М. : Радио и связь, 1990. – 288 с. (З-11)

  14. Пучков Н. А. Зарубежные интегральные микросхемы и их отечественные аналоги: Справочник / Н. А. Пучков. – М. : Машиностроение, 1993. – 192 с. (З-75)

  15. Бирюков С. А. Цифровые устройства на интегральных микросхемах / С. А. Бирюков. – М. : Радио и связь, 1984. – 88 с. (Сх-5)

  16. Бойченко Е. В. Методы схемотехнического проектирования распределённых информационно–вычислительных микропроцессорных систем / Е. В. Бойченко, В. Г. Домрачев и др.; под ред. В. Г. Домрачева. – М. : Энергоатомиздат, 1988. – 128 с. (Сх-4)

  17. Гальперин М. В. Практическая схемотехника в промышленной автоматике / М. В. Гальперин. – М. : Энергоатомиздат, 1987. – 320 с. (Сх-3)

  18. Парфенов О. Д. Технология микросхем / О. Д. Парфенов. – М. : Высшая школа, 1977. – 256 с. (Сх-8)

  19. Схемотехника БИС постоянных запоминающих устройств / О. А. Петросян, И. Я. Козырь, Л. А. Коледов, Ю. А. Щетинин. – М. : Радио и связь, 1987. – 304 с. (Сх-9)

  20. Фути К. Языки программирования и схемотехника СБИС / К. Фути, Н. Судзуки; под ред. А. Б. Фролова. – М .: Мир, 1988. – 224 с. (Сх-7)

  21. Хорвиц П. Искусство схемотехники: В 3-х томах / П. Хорвиц, У. Хилл. – М. : Мир, 1993. – Т. 2. – 371 с. (Сх-6)

  22. Хорвиц П. Искусство схемотехники: В 2-х томах / П. Хорвиц, У. Хилл. – М. : Мир, 1986. – Т. 1. – 598 с. (Сх-10/1)

  23. Хорвиц П. Искусство схемотехники: В 2-х томах / П. Хорвиц, У. Хилл. – М. : Мир, 1986. – Т. 2. – 590 с. (Сх-10/2)


Методические указания

  1. Разработка функциональных узлов ЭВМ : методические указания по курсовому проектированию по дисциплине «Схемотехника ЭВМ» для студентов всех форм обучения по направлениям «Информатика и вычислительная техника»: 654600 – подготовка дипломированных специалистов; 522800 – подготовка бакалавров / сост. И. Н. Бурдинский. – Хабаровск : Изд-во Тихо-океан. гос. ун-та, 2007. – 16 с.

  2. Схемотехника ЭВМ : Методические указания по курсовому проектированию для студентов электронных специальностей / Сост. В. В. Агеев. – Хабаровск : Хабар. политехн.и-т, 1988. – 39 с. (50)

  3. Представление чисел в ЭВМ : методические указания к изучению курса «Организация ЭВМ и систем» для студентов всех форм обучения по направлениям «Информатика и вычислительная техника»: 654600 – подготовка дипломированных специалистов; 522800 – подготовка бакалавров / сост. И. Н. Бурдинский. – Хабаровск : Изд-во Тихоокеан. гос. ун-та, 2006. – 69 с. (43)


^ Дистанционные средства контроля знаний студентов


  1. Программный комплекс для тестирования студентов / И. Н. Бурдинский – ФГУП «ВНТИЦ». Зарегистрировано в национальном информационном фонде неопубликованных документов, инвентарный номер ВНТИЦ №50200300548. – 2003.

Программа рассчитана на 106 часов.

Программа составлена в соответствии с государственными образова­тельными стандартами высшего профессионального образования по на­правлениям подготовки (специальностям) в области техники и технологии.


^ Организация самостоятельной работы

Самостоятельная работа предполагает, что:

  1. отдельные темы могут быть отнесены на самостоятельное изучение;

  2. теоретическая подготовка к лабораторным работам с использованием методических указаний может осуществляться дома самостоятельно.



Глоссарий

A

Автомат Мура — автомат с памятью, выходные сигналы которого зависят только от состояния автомата.

^ Адресное пространство — диапазон адресов, к которым может обращаться процессор.

Асинхронные установочные входы — входы сброса и установки триггеров, действие которых не зависит от тактирования и доминирует над воздейст­виями других входов.


^ Б

Булева функция – определяет комбинационную схему на всевозможных наборах переменных

В

Вес кодовой комбинации — число единиц в разрядах данной комбинации.

^ Витая пара — одна из распространенных конструкций линий передачи сиг­налов, представляющая собою два скрученных провода.

Волновое сопротивление — параметр линии передачи сигналов, трактуемой ПК "длинная линия".

^ Время выдержки (Hold Time) — (1) для триггера — интервал времени после поступления синхросигнала, в течение которого входные информационные сигналы должны оставаться неизменными; (2) — в более общем смысле для двух сигналов А и В это интервал времени между началом сигнала А и окончанием сигнала В (это время называют также временем удержания).

^ Время предустановки (Set-Up Time) — (1) для триггера — интервал времени до поступления синхросигнала, в течение которого входные информацион­ные сигналы должны оставаться неизменными; (2) — в более общем смысле для двух сигналов А и В это интервал времени между началом сигнала А и началом сигнала В.


^ Д

Двоичный дешифратор — устройство, преобразующее двоичный код в код "1 из N".

Двоичный счетчик — счетчик, модуль счета которого равен целой степени числа 2, а состояния кодируются двоичными числами.

^ Двунаправленный вывод — вывод, который в зависимости от программиро­вания может быть использован как вход или выход микросхемы. Двухпортовое ЗУ — ЗУ, в котором возможны одновременное чтение по од­ному адресу и запись по другому.

Демультиплексор — устройство, передающее входную величину в один из нескольких выходных каналов в зависимости от адресующего входного кода.

^ Длинная линия — (1) линия, время распространения сигнала в которой со­измеримо с длительностью фронтов передаваемых импульсов, что требует согласования волновых сопротивлений в тракте передачи сигналов; (2) не­прерывная линия межсоединений, проходящая по всей длине или ширине кристалла БИС/СБИС программируемой логики для быстрой передачи сиг­налов на большие расстояния.

^ ДНФ — дизъюнктивная нормальная форма представления логической функ­ции, дизъюнкция конъюнктивных термов.

ДОЗУ (DRAM) — динамическое оперативное ЗУ, запоминающими элемен­тами которого являются конденсаторы.

^ Дребезг контактов — последствия упругих свойств механических контактов, приводящие к появлению серий переключений вместо одного при одно­кратном изменении положения контакта.


^ И

Информационная емкость ЗУ – максимальный объем хранимой ЗУ инфор­мации.

Интерфейс — совокупность аппаратных и программных средств, унифицирующих процессы обмена между модулями системы.


К

Код — совокупность кодовых комбинаций, используемых для представления информации. Этот же термин используется в качестве синонима понятия "кодовая комбинация" в тех случаях, когда это не может вызвать каких-либо недоразумений.

Код "1 из N" — код, в кодовых комбинациях которого один разряд активен, а все остальные пассивны. Кодирование этим способом в английской тер­минологии именуется ОНЕ, One-Hot Encoding. Активным может считаться значение логической 1 или логического 0.

Код Грея — код, в котором соседние кодовые комбинации отличаются друг от друга только в одном разряде.

^ Код Хемминга — код, кодовые комбинации которого содержат несколько контрольных разрядов для проверки на четность/нечетность весов опреде­ленных групп разрядов. Обладает свойствами не только обнаружения, но и исправления ошибок единичной кратности.

^ Кодовая комбинация — набор из символов принятого алфавита.

Комбинационная схема — схема, установившиеся значения выходных сигналов которой зависят только от текущих значений входных сигналов.

^ Компаратор (цифровой) — устройство, определяющее отношения между двумя словами.

Контроль по четности/нечетности — контроль с проверкой четности/нечет­ности веса кодовых комбинаций. Обладает свойством обнаружения ошибок единичной кратности.

^ Контрольный разряд — дополнительный разряд, вводимый в информацион­ное слово для обеспечения четности/нечетности его веса или веса отдель­ных групп разрядов при контроле по модулю два или с помощью кода Хем­минга.

^ Коэффициент отражения — отношение амплитуды отраженной волны к ам­плитуде падающей волны в концах длинной линии.

Кратность ошибки — число неверных разрядов в данной кодовой комбинации.

^ Кратчайшая ДНФ — дизъюнктивная нормальная форма представления пе­реключательной функции, содержащая минимальное число конъюнктивных термов.

Кэш-память — особо быстродействующая память, хранящая копии инфор­мации, используемой в текущих операциях обмена с процессором.


^ Л

Логическая функция – булева функция , зависит от переменных , которые принимают только два значения .

М

Мажоритарный элемент — логический элемент с нечетным числом входов, выходная величина которого определяется тем, какие сигналы (0 или 1) со­ставляют большинство среди входных сигналов.

^ Машинный цикл — интервал времени, составляющий часть командного цикла, соответствующий в основном обращению процессора к памяти или внешнему устройству и передаче байта (слова) в процессор или из него.

Метастабильное состояние — аномальное состояние триггера, в котором он длительное время находится вблизи равновесного состояния. Вызывается нарушением условий предустановки и выдержки информационных сигнал о и относительно тактирующего или другими факторами, вводящими триггер в режим, близкий к равновесному (симметричному).

Минимальное кодовое расстояние — минимальное кодовое расстояние между двумя любыми кодовыми комбинациями, принадлежащими данному коду.

^ Минимизация логических функций — такое преобразование логических функций, которое упрощает их в смысле заданного критерия.

Модуль счета — число состояний, которое может иметь счетчик, т. е. ем­кость счетчика.

Мультиплексор — схема, передающая на выход одну из нескольких входных величин под управлением адресующего кода.


^ О

Однофазная синхронизация — система синхронизации, в которой на все элементы памяти (триггеры) подаются одни и те же тактирующие сигналы.

Операция монтажной логики — логическая операция, реализуемая путем со­единения в одной точке выходов нескольких логических элементов с откры­тым коллектором или эмиттером.

Организация ЗУ — параметр ЗУ, выражаемый произведением максимально возможного числа хранимых слов на их разрядность.

^ Основная память — память, работающая в режиме оперативного обмена данными с процессором и, в отличие от кэш-памяти, хранящая весь объем требуемых для этого данных. В ЭВМ в качестве основной используется, как правило, память динамического типа.

^ Открытый коллектор — тип выходной цепи логических элементов, один из вариантов выходных цепей, допускающих подключение к магистрали. Мо­жет быть использован для реализации операций монтажной логики.


^ П

Перекрестная помеха — помеха, порождаемая взаимным влиянием близле­жащих сигнальных линий.

Полиномиальный счетчик — сдвигающий регистр с линейными обратными связями, т. е. связями, реализованными с помощью элементов сложения по модулю два. Используются в качестве генераторов псевдослучайных после­довательностей.

^ Приоритетный шифратор — устройство, вырабатывающее двоичный номер старшего из имеющихся на входах запросов (прерывания, прямого доступа к памяти и др.).

^ Программируемая логическая матрица (Programmable Logic Array) — микро­схема для реализации системы переключательных функций, представленных в ДНФ и составляемых из единого набора конъюнктивных термов. Основа ПЛМ — последовательно включенные программируемые матрицы элемен­тов И и ИЛИ.

^ Программируемая матричная логика (Programmable Array Logic) — микросхе­ма для реализации системы переключательных функций, представленных в ДНФ, каждая из которых составляется из индивидуального набора относи­тельно небольшого числа конъюнктивных термов. Основа ПМЛ — последо­вательное включение программируемой матрицы элементов И и фиксиро­ванной матрицы элементов ИЛИ.

^ Псевдослучайная последовательность — детерминированная и, как правило, циклическая последовательность, состоящая из нулей и единиц, характери­стики которой близки к характеристикам истинно случайной последова­тельности.


^ Р

Разделение термов — применяемый в микросхемах программируемой логики типа ПМЛ прием, благодаря которому тракты выработки воспроизводимых функций могут заимствовать друг у друга термы, сформированные в матрице элементов И.

Реверсивный счетчик — счетчик, направление счета в котором может изме­няться под воздействием управляющего сигнала.

^ Регенерация данных — необходимый для динамических ЗУ режим восста­новления хранимых данных, периодическая реализация которого предот­вращает потерю информации вследствие перезаряда запоминающих конден­саторов токами утечки.

Регистр — типовой функциональный узел цифровых устройств, выполняю­щий операции приема, хранения и выдачи данных, причем прием и выдача могут осуществляться для параллельных и/или последовательных данных.

^ Регистровый файл — запоминающее устройство, реализованное на основе набора регистров.

Резистор-терминатор — резистор, имеющий сопротивление, равное волно­вому сопротивлению линии передачи сигнала, включаемый в ее конце для подавления отраженных волн.

^ С

Самовосстановление после сбоя — свойство автомата входить в рабочий цикл после попадания в "лишние" (неиспользуемые) состояния без воздействия специальных сигналов установок.

^ Свертка по модулю — сложение по модулю значений разрядов кодовой ком­бинации.

Сегментированная система межсоединений — система коммутации, свойст­венная главным образом схемам FPGA, в которой линии связей составляют­ся из отдельных сегментов, т. е. проводящих участков, не содержащих про­граммируемых ключей. Сами сегменты соединяются друг с другом програм­мируемыми ключами.

^ Семисегментный индикатор — индикатор для визуального восприятия сим­волов, в котором эти символы отображаются с помощью семи отрезков прямых (сегментов).

^ Синдром ошибки — слово, составленное из разрядов, значения которых оп­ределяются результатами проверок групп, входящих в кодовые комбинации кода Хемминга. Синдром указывает номер неверного разряда, подлежащего исправлению.

^ Синхронизатор одиночных импульсов — схема выработки по команде оди­ночного импульса, принадлежащего тактовой последовательности системы.

Синхронный автомат — автомат, элементы памяти которого принимают ин­формацию только в определенные моменты времени, задаваемые синхро­сигналами.

^ Сквозной ток — кратковременный импульс тока потребления микросхемы, характерный для элементов ТТЛ(Ш) и КМОП и возникающий при их пере­ключении.

Совершенная дизъюнктивная нормальная форма (СДНФ) — форма представ­ления переключательных (логических) функций, дизъюнкция конъюнкций одинаковой размерности, включающих литералы всех аргументов.

^ Статическая помехоустойчивость — устойчивость к воздействию помех, дли­тельность которых не ограничивается. Определяется амплитудами таких по­мех, не нарушающих работу элемента.

^ Статический риск — кратковременные "ложные" сигналы, появляющиеся в переходных процессах на выходах схем в ситуациях, в которых согласно логическим уравнениям выходные сигналы должны оставаться неизменны­ми. Возникают как следствие задержек сигналов в цепях схемы.

^ Статическое ОЗУ (SRAM) — оперативное запоминающее устройство, осно­вой запоминающего элемента которого является триггер. Отличается высо­ким быстродействием.

Счетчик — автономный автомат, который под действием входных (такти­рующих) сигналов переходит из одного состояния в другое, фиксируя по модулю в том или ином коде число поступивших на его вход сигналов, т. е. автомат с кольцевой диаграммой состояний.

^ Счетчик асинхронный — счетчик, разряды которого при переходе в новое состояние формируются не одновременно.

Счетчик Джонсона (счетчик Мебиуса, сдвигающий регистр с перекрестной обратной связью) — счетчик, работающий в коде Либау-Крейга.

^ Счетчик синхронный — счетчик, разряды которого при переходе в новое со­стояние переключаются одновременно под воздействием входного (тактирующего) сигнала.


Т

Терм — этим термином понимается конъюнктивный терм, т. е. логическое произведение переменных (их прямых или инверсных значений).

^ Третье состояние — состояние "отключено", в котором выход логического элемента практически отсоединяется от нагрузки. Элементы с тремя состоя­ниями выхода (0, 1 и "отключено") могут подключаться к магистралям сис­тем с магистрально-модульной структурой.

Триггер — элементарный автомат, содержащий элемент памяти с емкостью один бит и схему управления записью в этот элемент памяти.

^ Триггер асинхронный — триггер, воспринимающий воздействия информаци­онных входных сигналов непосредственно в моменты их изменений.

Триггер-защелка — триггер типа D, имеющий режим "прозрачности" при одном уровне управляющего сигнала и режим хранения при другом.

^ Триггер синхронный — тактируемый триггер, воспринимающий воздействия информационных сигналов только при разрешении их приема специальным тактовым сигналом.

^ Триггер, управляемый уровнем — триггер, для которого сигналом разрешения приема информации является тот или иной уровень управляющего (тактирующего) сигнала. Такой триггер называют также синхронным триг­гером со статическим управлением.

^ Триггер, управляемый фронтом — триггер, для которого сигналом разреше­ния приема информации является перепад управляющего (тактирующего) сигнала. Такой триггер называют также синхронным триггером с динамиче­ским управлением.

Триггер D — синхронный триггер с одним информационным входом, при­нимающий состояние, соответствующее входному сигналу, по разрешению тактирующего сигнала.

Триггер JK — триггер, имеющий информационные входы установки и сбро­са, а также режим счетного триггера.

Триггер RS — триггер, имеющий информационные входы установки и сброса. Турбо-бит — бит, программированием которого в схемах выбирается один из двух режимов — более быстродействующий (при повышении потребляе­мой схемой мощности) или менее быстродействующий (более экономичный по потребляемой мощности).


У

Универсальный логический модуль — устройство, воспроизводящее любую функцию заданного числа аргументов.


^ Ф

Фиксированный приоритет — приоритет, присвоенный данному запросу (входу) и не изменяющийся в процессе работы системы.

Флэш-память — высококачественная репрограммируемая память на элемен­тах типа EEPROM, в которой стирание данных производится электрически­ми сигналами для всего кристалла либо для отдельных блоков (симметричных или несимметричных).

^ Функции возбуждения триггера — функции, определяющие такие воздейст­вия на триггеры автомата, которые переводят автомат из одного состояния в другое согласно требуемому графу переходов.

^ Функция генерации — вспомогательная функция, используемая при синтезе сумматоров и некоторых других устройств, в которых используются сигналы переноса. Принимает единичное значение для тех разрядов или групп раз­рядов, на выходах которых сигнал переноса возникает независимо от нали­чия или отсутствия входного переноса.

^ Функция прозрачности — вспомогательная функция, используемая при син­тезе сумматоров и некоторых других устройств, в которых используются сигналы переноса. Принимает единичное значение для тех разрядов или групп разрядов, на выходах которых сигнал переноса возникает только при наличии входного переноса.


Ц

Цикл ЗУ — минимальный интервал времени между соседними однотипны­ми обращениями к ЗУ. Соответственно типу обращения различают циклы чтения, записи и др.

^ Циклический (круговой) приоритет — порядок обслуживания запросов (прерывания, прямого доступа к памяти и др.), для которого источники за­просов равноправны. Равноправность источников запросов достигается тем, что их приоритеты изменяются при работе системы — после обслуживания источник получает низший приоритет, который постепенно повышается по мере обслуживания других источников запросов.


^ Э

Энергонезависимость — свойство запоминающего устройства сохранять ин­формацию при отключении питающих напряжений.


Список сокращений

^ AHDL — язык описания аппаратуры фирмы Altera.

CDRAM Cached DRAM — динамическое ОЗУ повышенного быстродейст­вия, достигаемого путем кэширования.

Clock Skew — временной сдвиг тактового импульса относительно заданного положения, вызванный паразитными задержками в цепях тактирования.

^ DRDRAM — Direct RDRAM — вариант динамического ОЗУ высокого быст­родействия типа RDRAM, в котором сокращено характерное для RDRAM запаздывание при доступе к первому слову пакета данных (латентность).

^ FIFO _ First-In First-Out — ЗУ с последовательным доступом к данным типа "очередь" (по правилу "первый вошел — первый вышел").

FPGA Field Programmable Gate Array — БИС/СБИС программируемой логики, структура которой представляет собой матрицу программируемых логических блоков, между строками и столбцами которой реализованы программируемые соединения. Программируется пользователем.

^ HLD Hardware Description Language — язык описания аппаратуры.

Hit — сигнал "попадание" в схемах кэш-памяти, свидетельствующий о нали­чии запрашиваемой единицы информации в этой памяти.

^ LIFO Last-In Fist-Out — ЗУ с последовательным доступом к данным стекового типа (по правилу "последний вошел — первый вышел").

LUT Look Up Table — см. Табличный функциональный преобразователь.

МАХ + PLUS II —• пакет программных средств для проектирования БИС/СБИС программируемой логики фирмы Altera.

^ PAL Programmable Array Logic — см. Программируемая матричная логика.

PLA Programmable Logic Array — см. Программируемая логическая мат­рица.

PLD Programmable Logic Device — общее наименование для схем PAL и PLA.

StrataFlash — запоминающее устройство типа Флэш с запоминанием двух битов в одном запоминающем элементе с помощью многоуровневого заряда плавающих затворов ЛИЗМОП транзисторов.

Verilog HDL — язык описания аппаратуры фирмы Cadence. Наряду с язы­ком VHDL относится к самым популярным языкам описания аппаратуры высокого уровня.

VHDL — Very-High-Speed Hardware Description Language — язык описания аппаратуры, стандарт IEEE, по-видимому, наиболее популярный язык опи­сания аппаратуры высокого уровня.

ХАСТ — пакет программных средств для проектирования БИС/СБИС про­граммируемой логики фирмы Xilinx.




Скачать 482.54 Kb.
оставить комментарий
Дата04.03.2012
Размер482.54 Kb.
ТипПрограмма, Образовательные материалы
Добавить документ в свой блог или на сайт

плохо
  2
Ваша оценка:
Разместите кнопку на своём сайте или блоге:
rudocs.exdat.com

Загрузка...
База данных защищена авторским правом ©exdat 2000-2017
При копировании материала укажите ссылку
обратиться к администрации
Анализ
Справочники
Сценарии
Рефераты
Курсовые работы
Авторефераты
Программы
Методички
Документы
Понятия

опубликовать
Загрузка...
Документы

Рейтинг@Mail.ru
наверх