Программа дисциплины по кафедре Вычислительной техники Cхемотехника ЭВМ icon

Программа дисциплины по кафедре Вычислительной техники Cхемотехника ЭВМ


Смотрите также:
Программа дисциплины по кафедре Вычислительной техники организация ЭВМ и систем...
Программа дисциплины по кафедре Вычислительной техники периферийные устройства ЭВМ...
Программа дисциплины по кафедре Вычислительной техники C...
Программа дисциплины по кафедре Вычислительной техники микропроцессорные системы...
Программа дисциплины по кафедре Вычислительной техники операционные системы...
Программа дисциплины по кафедре Вычислительной техники Теория автоматов...
Программа дисциплины по кафедре Вычислительной техники Технологии программирования...
Программа дисциплины по кафедре Вычислительной техники мультимедийные системы...
Программа по кафедре Вычислительной техники основы...
Программа дисциплины по кафедре Вычислительной техники системы передачи данных...
Программа дисциплины по кафедре Вычислительной техники Сети ЭВМ и телекоммуникации...
Рабочая программа дисциплины источники питания средств вычислительной...



Загрузка...
страницы: 1   2   3
вернуться в начало
скачать

Л

ЛИЗМОП — МОП-транзистор с лавинной инжекцией заряда. Имеет "плавающий затвор", т. е. изолированную область над каналом, в которой можно создавать или не создавать электрический заряд, отображая тем са­мым логические состояния 1 и 0. Кроме того, может иметь или не иметь обычный управляющий затвор (варианты "с плавающим затвором" и "с двойным затвором").

Литерал — литерал логической переменной, т. е. либо сама переменная, ли­бо ее инверсия.


^ М

Магистрально-модульная структура — структура микропроцессорной систе­мы, в которой к одним и тем же шинам подключаются различные модули.

Мажоритарный элемент — логический элемент с нечетным числом входов, выходная величина которого определяется тем, какие сигналы (0 или 1) со­ставляют большинство среди входных сигналов.

^ Маскирование запросов — воздействие на сигналы запросов прерывания, прямого доступа к памяти и др., запрещающее обслуживание этих запросов.

Масочное программирование — запись данных в ПЗУ или задание межсо­единений в БМК, осуществляемые при производстве кристаллов методами интегральной технологии (с помощью шаблонов металлизации).

^ Матричная базовая ячейка — базовая ячейка внутренней области БМК, предназначенная для реализации на ее основе функциональных ячеек.

Машинный цикл — интервал времени, составляющий часть командного цикла, соответствующий в основном обращению процессора к памяти или внешнему устройству и передаче байта (слова) в процессор или из него.

Метастабильное состояние — аномальное состояние триггера, в котором он длительное время находится вблизи равновесного состояния. Вызывается нарушением условий предустановки и выдержки информационных сигнал о и относительно тактирующего или другими факторами, вводящими триггер в режим, близкий к равновесному (симметричному).

Микроконтроллер — однокристальная микроЭВМ, ориентированная на вы­полнение относительно простых алгоритмов управления техническими объ­ектами и технологическими процессами.

Микропроцессор — реализованное на одном или нескольких кристаллах программно-управляемое устройство, осуществляющее процесс обработки информации и управление им.

^ Микропроцессорный комплект БИС — набор микросхем, пригодных для совместного применения при построении микропроцессорной системы.

Микропроцессорная система — система, в которой реализован законченный процесс выполнения заданной программы, содержащая в качестве основных блоков (модулей) процессор, память, внешние устройства и интерфейсные схемы.

^ Минимальное кодовое расстояние — минимальное кодовое расстояние между двумя любыми кодовыми комбинациями, принадлежащими данному коду.

Минимизация логических функций — такое преобразование логических функций, которое упрощает их в смысле заданного критерия.

МНОП — транзистор со структурой "металл-нитрид-оксид-полупроводник", в котором при программировании можно создавать или устранять заряд на границе слоев "нитрид-оксид", отображая тем самым логические состояния (О и 1).

^ Модуль счета — число состояний, которое может иметь счетчик, т. е. ем­кость счетчика.

Мультиплексор — схема, передающая на выход одну из нескольких входных величин под управлением адресующего кода.


^ О

Однофазная синхронизация — система синхронизации, в которой на все элементы памяти (триггеры) подаются одни и те же тактирующие сигналы.

Операция монтажной логики — логическая операция, реализуемая путем со­единения в одной точке выходов нескольких логических элементов с откры­тым коллектором или эмиттером.

Организация ЗУ — параметр ЗУ, выражаемый произведением максимально возможного числа хранимых слов на их разрядность.

^ Основная память — память, работающая в режиме оперативного обмена данными с процессором и, в отличие от кэш-памяти, хранящая весь объем требуемых для этого данных. В ЭВМ в качестве основной используется, как правило, память динамического типа.

^ Открытый коллектор — тип выходной цепи логических элементов, один из вариантов выходных цепей, допускающих подключение к магистрали. Мо­жет быть использован для реализации операций монтажной логики.


^ П

Параллельный периферийный адаптер (Parallel Peripheral Interface) — устрой­ство, обслуживающее обмен параллельными данными между процессором и внешними устройствами.

^ Перекрестная помеха — помеха, порождаемая взаимным влиянием близле­жащих сигнальных линий.

Периферийное сканирование (Boundary Scan Testing) — тестирование БИС/СБИС по интерфейсу JTAG.

^ Полиномиальный счетчик — сдвигающий регистр с линейными обратными связями, т. е. связями, реализованными с помощью элементов сложения по модулю два. Используются в качестве генераторов псевдослучайных после­довательностей.

^ Полностью заказная БИС/СБИС — микросхема, которая целиком проекти­руется по конкретному заказу и изготовляется с помощью индивидуального набора фотошаблонов для всех этапов процесса производства.

Полузаказная БИС/СБИС — микросхема, которая реализуется с использо­ванием стандартного полуфабриката (БМК), требуемое функционирование которого обеспечивается индивидуальными операциями только на заключительных этапах процесса производства. Для изготовления такой микросхемы нужен существенно уменьшенный набор фотошаблонов (в сравнении с тре­бованиями изготовления полностью заказных БИС/СБИС).

^ Порождающая функция — функция, реализуемая настраиваемым логическим модулем, когда все его входы используются как информационные, т. е. для подачи на них аргументов.

^ Порт тестирования (Test Access Port) — четыре (или пять) специально выде­ленных для тестирования по интерфейсу JTAG вывода БИС/СБИС.

Приоритетный шифратор — устройство, вырабатывающее двоичный номер старшего из имеющихся на входах запросов (прерывания, прямого доступа к памяти и др.).

^ Программируемость в системе (In System Programmable) — свойство БИС/СБИС программируемой логики конфигурироваться непосредственно в системе, т. е. без изъятия из схемы.

^ Программируемая логическая матрица (Programmable Logic Array) — микро­схема для реализации системы переключательных функций, представленных в ДНФ и составляемых из единого набора конъюнктивных термов. Основа ПЛМ — последовательно включенные программируемые матрицы элемен­тов И и ИЛИ.

^ Программируемая матричная логика (Programmable Array Logic) — микросхе­ма для реализации системы переключательных функций, представленных в ДНФ, каждая из которых составляется из индивидуального набора относи­тельно небольшого числа конъюнктивных термов. Основа ПМЛ — последо­вательное включение программируемой матрицы элементов И и фиксиро­ванной матрицы элементов ИЛИ.

^ Программируемый интервальный таймер (Programmable Interval Timer) микросхема, выполняющая в системе операции, связанные с временами, частотами и интервалами.

Программируемый контроллер прерываний (Programmable Interrupt Controller) — микросхема, обслуживающая векторные прерывания по запросам множества источников. Реализует разнообразные способы арбитража и мас­кирования запросов.

^ Программируемый связной адаптер (Programmable Communication Inter­face) — микросхема, обслуживающая обмен данными между процессором и внешним устройством, оперирующим последовательными данными. Выпол­няет преобразования параллельных данных в последовательные и наоборот и необходимые интерфейсные функции.

^ Проектирование методом "стандартных ячеек" — проектирование БИС/СБИС, изготовляемых с помощью полного набора фотошаблонов, фрагменты которых могут заимствоваться из библиотеки готовых решений.

^ Псевдослучайная последовательность — детерминированная и, как правило, циклическая последовательность, состоящая из нулей и единиц, характери­стики которой близки к характеристикам истинно случайной последова­тельности.


^ Р

Радиальное прерывание — прерывание, местоположение подпрограммы об­служивания которого заранее известно и передача в процессор сведений о нем не требуется.

^ Разделение термов — применяемый в микросхемах программируемой логики типа ПМЛ прием, благодаря которому тракты выработки воспроизводимых функций могут заимствовать друг у друга термы, сформированные в матрице элементов И.

Реверсивный счетчик — счетчик, направление счета в котором может изме­няться под воздействием управляющего сигнала.

^ Регенерация данных — необходимый для динамических ЗУ режим восста­новления хранимых данных, периодическая реализация которого предот­вращает потерю информации вследствие перезаряда запоминающих конден­саторов токами утечки.

Регистр — типовой функциональный узел цифровых устройств, выполняю­щий операции приема, хранения и выдачи данных, причем прием и выдача могут осуществляться для параллельных и/или последовательных данных.

^ Регистровый файл — запоминающее устройство, реализованное на основе набора регистров.

Резистор-терминатор — резистор, имеющий сопротивление, равное волно­вому сопротивлению линии передачи сигнала, включаемый в ее конце для подавления отраженных волн.

^ Репрограммируемое ПЗУ с ультрафиолетовым стиранием (РПЗУ-УФ, EPROM, Electrically Programmable Read-Only Memory) — запоминающее устройство, в котором перед записью новой информации старая стирается с помощью облучения кристалла ультрафиолетовыми лучами на специальном стенде в течение довольно длительного времени.

^ Репрограммируемое ПЗУ с электрическим стиранием (РПЗУ-ЭС, EEPROM, Electrically Erasable Programmable Read-Only Memory) — запоминающее уст­ройство, в котором перед записью новой информации старая стирается с помощью электрических сигналов, что может быть осуществлено без изъя­тия ЗУ из схемы устройства.


^ С

Самовосстановление после сбоя — свойство автомата входить в рабочий цикл после попадания в "лишние" (неиспользуемые) состояния без воздействия специальных сигналов установок.

^ Свертка по модулю — сложение по модулю значений разрядов кодовой ком­бинации.

Сегментированная система межсоединений — система коммутации, свойст­венная главным образом схемам FPGA, в которой линии связей составляют­ся из отдельных сегментов, т. е. проводящих участков, не содержащих про­граммируемых ключей. Сами сегменты соединяются друг с другом програм­мируемыми ключами.

^ Семисегментный индикатор — индикатор для визуального восприятия сим­волов, в котором эти символы отображаются с помощью семи отрезков прямых (сегментов).

^ Синдром ошибки — слово, составленное из разрядов, значения которых оп­ределяются результатами проверок групп, входящих в кодовые комбинации кода Хемминга. Синдром указывает номер неверного разряда, подлежащего исправлению.

^ Синхронизатор одиночных импульсов — схема выработки по команде оди­ночного импульса, принадлежащего тактовой последовательности системы.

Синхронный автомат — автомат, элементы памяти которого принимают ин­формацию только в определенные моменты времени, задаваемые синхро­сигналами.

^ Системный интерфейс — интерфейс межмодульного обмена в пределах мик­ропроцессорной системы.

Системный эквивалентный вентиль — единица измерения сложности про­граммируемых БИС/СБИС. Определение "системный" означает, что через число таких эквивалентных вентилей выражаются и сложности блоков, не относящихся к числу логических, прежде всего блоков памяти.

^ Сквозной ток — кратковременный импульс тока потребления микросхемы, характерный для элементов ТТЛ(Ш) и КМОП и возникающий при их пере­ключении.

Совершенная дизъюнктивная нормальная форма (СДНФ) — форма представ­ления переключательных (логических) функций, дизъюнкция конъюнкций одинаковой размерности, включающих литералы всех аргументов.

^ Статическая помехоустойчивость — устойчивость к воздействию помех, дли­тельность которых не ограничивается. Определяется амплитудами таких по­мех, не нарушающих работу элемента.

^ Статический риск — кратковременные "ложные" сигналы, появляющиеся в переходных процессах на выходах схем в ситуациях, в которых согласно логическим уравнениям выходные сигналы должны оставаться неизменны­ми. Возникают как следствие задержек сигналов в цепях схемы.

^ Статическое ОЗУ (SRAM) — оперативное запоминающее устройство, осно­вой запоминающего элемента которого является триггер. Отличается высо­ким быстродействием.

^ Страничная организация памяти — организация памяти, при которой адрес ячейки рассматривается как состоящий из двух частей, причем старшая часть указывает на страницу (субмодуль), а младшая является адресом слова на данной странице (в данном субмодуле).

^ Схема ускоренного умножения — в данном контексте схема, реализующая алгоритм умножения "сразу на два разряда".

Счетчик — автономный автомат, который под действием входных (такти­рующих) сигналов переходит из одного состояния в другое, фиксируя по модулю в том или ином коде число поступивших на его вход сигналов, т. е. автомат с кольцевой диаграммой состояний.

^ Счетчик асинхронный — счетчик, разряды которого при переходе в новое состояние формируются не одновременно.

Счетчик Джонсона (счетчик Мебиуса, сдвигающий регистр с перекрестной обратной связью) — счетчик, работающий в коде Либау-Крейга.

^ Счетчик синхронный — счетчик, разряды которого при переходе в новое со­стояние переключаются одновременно под воздействием входного (тактирующего) сигнала.


^ Т

Табличный функциональный преобразователь (LUT, Look-Up Table) — логи­ческий блок программируемых БИС/СБИС, реализованный на основе схем программируемой памяти.

Тег — дополнительные данные, сопровождающие хранимую в кэш-памяти единицу информации и определяющие, копией содержимого какой ячейки основной памяти является эта единица информации.

Терм — в данной книге под этим термином понимается конъюнктивный терм, т. е. логическое произведение переменных (их прямых или инверсных значений).

^ Третье состояние — состояние "отключено", в котором выход логического элемента практически отсоединяется от нагрузки. Элементы с тремя состоя­ниями выхода (0, 1 и "отключено") могут подключаться к магистралям сис­тем с магистрально-модульной структурой.

Триггер — элементарный автомат, содержащий элемент памяти с емкостью один бит и схему управления записью в этот элемент памяти.

^ Триггер асинхронный — триггер, воспринимающий воздействия информаци­онных входных сигналов непосредственно в моменты их изменений.

Триггер-защелка — триггер типа D, имеющий режим "прозрачности" при одном уровне управляющего сигнала и режим хранения при другом.

^ Триггер синхронный — тактируемый триггер, воспринимающий воздействия информационных сигналов только при разрешении их приема специальным тактовым сигналом.

^ Триггер, управляемый уровнем — триггер, для которого сигналом разрешения приема информации является тот или иной уровень управляющего (тактирующего) сигнала. Такой триггер называют также синхронным триг­гером со статическим управлением.

^ Триггер, управляемый фронтом — триггер, для которого сигналом разреше­ния приема информации является перепад управляющего (тактирующего) сигнала. Такой триггер называют также синхронным триггером с динамиче­ским управлением.

Триггер D — синхронный триггер с одним информационным входом, при­нимающий состояние, соответствующее входному сигналу, по разрешению тактирующего сигнала.

Триггер JK — триггер, имеющий информационные входы установки и сбро­са, а также режим счетного триггера.

Триггер RS — триггер, имеющий информационные входы установки и сброса. Турбо-бит — бит, программированием которого в схемах выбирается один из двух режимов — более быстродействующий (при повышении потребляе­мой схемой мощности) или менее быстродействующий (более экономичный по потребляемой мощности).


У

Универсальный логический модуль — устройство, воспроизводящее любую функцию заданного числа аргументов.


^ Ф

Фиксированный приоритет — приоритет, присвоенный данному запросу (входу) и не изменяющийся в процессе работы системы.

Флэш-память — высококачественная репрограммируемая память на элемен­тах типа EEPROM, в которой стирание данных производится электрически­ми сигналами для всего кристалла либо для отдельных блоков (симметричных или несимметричных).

^ Функциональная ячейка — типовое схемное решение, входящее в состав библиотеки БМК и реализуемое на основе одной или нескольких базовых ячеек кристалла.

^ Функции возбуждения триггера — функции, определяющие такие воздейст­вия на триггеры автомата, которые переводят автомат из одного состояния в другое согласно требуемому графу переходов.

^ Функция генерации — вспомогательная функция, используемая при синтезе сумматоров и некоторых других устройств, в которых используются сигналы переноса. Принимает единичное значение для тех разрядов или групп раз­рядов, на выходах которых сигнал переноса возникает независимо от нали­чия или отсутствия входного переноса.

^ Функция прозрачности — вспомогательная функция, используемая при син­тезе сумматоров и некоторых других устройств, в которых используются сигналы переноса. Принимает единичное значение для тех разрядов или групп разрядов, на выходах которых сигнал переноса возникает только при наличии входного переноса.


Ц

Цикл ЗУ — минимальный интервал времени между соседними однотипны­ми обращениями к ЗУ. Соответственно типу обращения различают циклы чтения, записи и др.

^ Циклический (круговой) приоритет — порядок обслуживания запросов (прерывания, прямого доступа к памяти и др.), для которого источники за­просов равноправны. Равноправность источников запросов достигается тем, что их приоритеты изменяются при работе системы — после обслуживания источник получает низший приоритет, который постепенно повышается по мере обслуживания других источников запросов.


^ Э

Эквивалентный вентиль — группа схемных элементов, соответствующая воз­можности реализации на ней функции вентиля (чаше всего 2И-НЕ, 2ИЛИ-НЕ). Понятие "Эквивалентный вентиль" используется при оценке сложности (уровня интеграции) БМК и БИС/СБИС программируемой логики.

Энергонезависимость — свойство запоминающего устройства сохранять ин­формацию при отключении питающих напряжений.


^ Я

Ячейки периферийного сканирования (Boundary Scan Cells) — дополнитель­ные схемы в составе БИС/СБИС, обеспечивающие реализуемость их тести­рования по интерфейсу JTAG.


^ Словарь терминов


AHDL — язык описания аппаратуры фирмы Altera.

ASICs Application Specific Integrated Circuits — специализированные ИС, изготовляемые тем или иным способом по индивидуальному техническому заданию (для конкретного проекта).

^ BEDORAM Burst Extended Data Out RAM — вариант динамических ОЗУ, близкий к EDORAM и отличающийся от него пакетным доступом к дан­ным, позволяющим сократить цикл обращения внутри пакета.

^ BSCs Boundary Scan Cells — см. Ячейки периферийного сканирования.

BST — Boundary Scan Testing — см. Периферийное сканирование.

CDRAM Cached DRAM — динамическое ОЗУ повышенного быстродейст­вия, достигаемого путем кэширования.

^ Clock Boost — умножение частоты тактовых импульсов, одна из функций, выполняемых блоками PLL.

Clock Lock — коррекция временного положения тактовых импульсов, одна из функций, выполняемых блоками PLL.

^ Clock Skew — временной сдвиг тактового импульса относительно заданного положения, вызванный паразитными задержками в цепях тактирования.

CPLD Complex PLD — БИС/СБИС программируемой логики, структура которой представляет собою совокупность блоков типа PAL или GAL, объе­диненных матрицей программируемых соединений. Программируется поль­зователем.

^ DRDRAM — Direct RDRAM — вариант динамического ОЗУ высокого быст­родействия типа RDRAM, в котором сокращено характерное для RDRAM запаздывание при доступе к первому слову пакета данных (латентность).

^ EDIF Electronic Design Interchange Format — формат обмена проектов при разработке электронных схем. Список цепей в этом стандарте может быть получен из описаний проекта на языках VHLD или Verilog HDL с помощью стандартных программ. Файлы в формате EDIF могут формироваться паке­тами программных средств ряда САПР для целей моделирования с помо­щью стандартного пакета моделирования EDIF.

^ EDORAM Extended Data Out RAM — вариант динамического ОЗУ повы­шенного быстродействия, представляющий собою развитие структуры типа FPM, состоящее в фиксации строки данных в статическом регистре с целью ускорения считывания данных, принадлежащих этой строке.

^ FIFO _ First-In First-Out — ЗУ с последовательным доступом к данным типа "очередь" (по правилу "первый вошел — первый вышел").

FPGA Field Programmable Gate Array — БИС/СБИС программируемой логики, структура которой представляет собой матрицу программируемых логических блоков, между строками и столбцами которой реализованы программируемые соединения. Программируется пользователем.

FPM Fast Page Mode — см. Быстрый страничный доступ.

HLD Hardware Description Language — язык описания аппаратуры.

Hit — сигнал "попадание" в схемах кэш-памяти, свидетельствующий о нали­чии запрашиваемой единицы информации в этой памяти.

ISP In-System Programmable — см. Программируемость в системе.

^ JEDEC Joint Electronic Device Engineering Council — объединенный инже­нерный совет по электронным устройствам, в области программируемой логики обозначает текстовый файл, содержащий информацию о программи­ровании схемы в стандартной форме JEDEC.

^ JTAG Joint Test Action Group — объединенная группа по вопросам тести­рования, по имени которой названы методы тестирования БИС/СБИС без физического доступа к каждому их выводу и программирования микросхем программируемой логики с помощью JTAG-интерфейса.

^ LIFO Last-In Fist-Out — ЗУ с последовательным доступом к данным стекового типа (по правилу "последний вошел — первый вышел").

LUT Look Up Table — см. Табличный функциональный преобразователь.

МАХ + PLUS II —• пакет программных средств для проектирования БИС/СБИС программируемой логики фирмы Altera.

^ MDRAM — Multibank DRAM — многобанковая динамическая память, вариант повышения быстродействия ЗУ с помощью разбиения памяти на части (банки), что при кучности адресов последовательных обращений к памяти позволяет обращаться к банкам поочередно. Поочередное обращение к раз­ным банкам позволяет повысить частоту обращений к памяти, т, к, для каждого из банков частота обращений окажется пониженной, и банки получат дополнительное время для подготовки к очередному циклу обращений к ним.

^ ОТР One-Time Programmable — "однократно программируемая", опреде­ление относится к микросхемам памяти типа РПЗУ-УФ, корпус которых для удешевления не имеет прозрачного окна для стирания данных путем воздействия на кристалл ультрафиолетовым облучением. В таких ЗУ можно произвести лишь однократное программирование путем необратимого заря­да плавающих затворов запоминающих транзисторов.

^ PAL Programmable Array Logic — см. Программируемая матричная логика.

PLA Programmable Logic Array — см. Программируемая логическая мат­рица.

PLD Programmable Logic Device — общее наименование для схем PAL и PLA.

^ PLL Phase Locked Loop — схема следящей системы с чувствительным элементом, реагирующим на разность фаз импульсных последовательностей, используемая для управления временными параметрами синхросигналов цифровых устройств.

^ PREP — Programmable Electronics Performance Corporation — консорциум компаний, предложивший набор эталонных схем и методику оценки слож­ности БИС/СБИС программируемой логики.

^ RDRAM — Rambus DRAM — динамическое ОЗУ высокого быстродействия, разработанное фирмой Rambus и отличающееся высоким темпом передачи данных внутри пакета при относительно больших значениях времени досту­па к первому слову пакета.

^ SDRAM — Synchronous DRAM — синхронное ОЗУ динамического типа вы­сокого быстродействия, в котором высокий темп передачи данных обеспе­чивается конвейерной организацией тракта передачи, тактируемого от синхросигналов, общих для процессора и памяти. Широко применяется в современных компьютерах.

^ SOC System On Chip — БИС/СБИС программируемой логики высшего уровня сложности, на которой можно реализовать целую систему, т. е. совокупность разных модулей, образующих целостную систему обработки ин­формации.

^ SOI Silicon On Insulator — технология интегральных схем, обеспе­чивающая минимальность паразитных параметров схемы, что, в конечном счете, приводит к улучшению ее технических характеристик.

StrataFlash — запоминающее устройство типа Флэш с запоминанием двух битов в одном запоминающем элементе с помощью многоуровневого заряда плавающих затворов ЛИЗМОП транзисторов.

^ ТАР — Test Access Port — см. Порт тестирования.

UART — Universal Asynchronous Receiver — Transmitter — программируемый связной адаптер, реализующий асинхронные протоколы передачи последо­вательных данных.

Verilog HDL — язык описания аппаратуры фирмы Cadence. Наряду с язы­ком VHDL относится к самым популярным языкам описания аппаратуры высокого уровня.

VHDL — Very-High-Speed Hardware Description Language — язык описания аппаратуры, стандарт IEEE, по-видимому, наиболее популярный язык опи­сания аппаратуры высокого уровня.

ХАСТ — пакет программных средств для проектирования БИС/СБИС про­граммируемой логики фирмы Xilinx.




оставить комментарий
страница3/3
Дата04.03.2012
Размер0.7 Mb.
ТипПрограмма дисциплины, Образовательные материалы
Добавить документ в свой блог или на сайт

страницы: 1   2   3
Ваша оценка этого документа будет первой.
Ваша оценка:
Разместите кнопку на своём сайте или блоге:
rudocs.exdat.com

Загрузка...
База данных защищена авторским правом ©exdat 2000-2017
При копировании материала укажите ссылку
обратиться к администрации
Анализ
Справочники
Сценарии
Рефераты
Курсовые работы
Авторефераты
Программы
Методички
Документы
Понятия

опубликовать
Загрузка...
Документы

Рейтинг@Mail.ru
наверх